麒麟9030无EUV, 拆解后这工艺指标竟把Intel 18A比下去

本文原创，禁止搬运和抄袭，违者必究！

在半导体领域，芯片工艺的每一次突破都牵动着行业的神经。近期，半导体权威分析机构SemiAnalysis对华为麒麟9030芯片及其N + 3制造工艺的拆解分析，犹如一颗重磅炸弹，引发了广泛关注。今天，我们就深入剖析这颗芯片，看看它在无EUV技术的情况下，是如何在工艺指标上把Intel 18A比下去的。

拆解报告核心发现

SemiAnalysis的报告显示，麒麟9030所采用的N + 3工艺最小金属间距达32.5纳米，比英特尔18A工艺目前出货的36纳米间距紧凑约10%，逻辑密度略超台积电N6。这一成果是通过激进的DUV多重图案化和设计 - 技术协同优化实现的。不过，这种方式也在工艺成熟度、成本和能效方面付出了代价，导致麒麟9030 Pro性能约等同于三年前的安卓旗舰，与苹果、高通等当前旗舰存在代际差距。

华为的应对策略：另辟蹊径

面对EUV受限的困境，华为并未坐以待毙，而是积极探索新的技术路径。华为转向“τ缩放”与“LogicFolding”3D堆叠技术，试图通过系统级集成而非单纯的晶体管微缩来延续性能提升。这一策略表明，美国的出口管制虽阻碍了中国半导体产业的常规优化路径，但无法阻挡其技术进步的步伐。

麒麟9030的详细剖析

裸片与布局：高效利用空间

从裸片图来看，麒麟9030与前代芯片总裸片面积相近，但它更高效地利用了空间。更密集的工艺使得华为能在相同面积内容纳更多核心和更大缓存。与低成本的联发科Helio G99相比，麒麟9030面积更大，但展现出了更高的性能潜力。

架构性能：有进步但仍有差距

麒麟9030在架构上沿用了9020的核心家族系列，通过工艺改进、设计优化和微架构增量提升性能。新超大核频率提升、缓存翻倍且核心面积缩小；中核数量增加、面积减小；小核缓存增加但集群总面积略有增大。

在性能和能效方面，尽管自身核心有所改进，但与苹果、高通等领先节点相比，麒麟9030仍存在明显差距。不过，华为的设计表现优于其工艺节点应有的水平，体现了在芯片设计上的努力。

GPU方面，马良935相比前代有巨大进步，达到旧款旗舰水平，在部分测试中超越了骁龙8 + Gen 1等，但仍落后于新型旗舰产品。同时，它还是华为首款支持硬件加速光线追踪的GPU。

神经处理单元结构变化显著，从一个Lite和一个Tiny核心变为一个Lite和两个Tiny核心，转向更大的多核NPU集群。

内存与封装：稳定可靠

麒麟9030 Pro搭载12 GB三星DRAM，16 GB Pro Max版本采用长鑫存储和三星封装。封装采用集成式封装上封装堆栈，全有机设计减少了板级翘曲，避免了不必要的硅中介层成本。

工艺技术：挑战与突破并存

鳍片轮廓：更优几何形状

N + 3鳍片间距更紧凑，鳍片更高、更窄、纵横比更大，顶部圆角更小，在几何形状上优于台积电N6，有助于提升静电控制和电流密度。

标准单元：密度提升

麒麟9030的单元高度更小，通过鳍片减少、有源栅极上接触和单扩散中断等优化手段，实现了略高于台积电N6的晶体管密度。

金属堆栈：复杂工艺换密度

N + 3的本地金属间距小于Intel 18A，但这增加了工艺复杂性和成本。M2间距与N6相同，M1间距大幅缩小，SMIC通过增加工艺复杂性来恢复布通率和密度。

SRAM：有进步但仍需追赶

在GPU中发现的8T SRAM提高了读取稳定性。从麒麟9020到9030，SRAM面积缩小约19%，但部分增益属于追赶性质，非真正的工艺微缩突破。

未来展望：挑战与机遇并存

未来工艺节点面临更严峻挑战，缺少EUV使后续缩放技术杠杆减少，成本和复杂度上升。华为的“τ缩放定律”和“LogicFolding”3D堆叠技术是未来提升性能的关键，但要实现目标，还需引入新的技术和做出更激进的突破。

同时，在设计端，华为等企业正构建本土化EDA工具链和设计流程，SMIC的工艺授权也将使技术扩散到更广泛的生态系统，减弱制裁影响。

尽管中国半导体产业与国际领先水平仍有差距，但一直在前进。国产芯片若在多个领域达到“足够好”的水平，就能在战略层面产生重要影响。